台积电介绍

台积电成立于1987年

世界500强

全球最赚钱的公司39位

台积电拥有261种制程技术，为481个客户生产1万436种不同产品

台积电拥有56%市场占有率台积公司是全世界最大的专业集成电路制造服务公司

台积电(南京)有限公司介绍

台积电(南京)有限公司是台积电在南京全资设立的子公司，公司投资30亿美元在江北新区兴建12寸晶圆厂暨设计服务中心，2016年7月7日举行新厂奠基大典，创办人张忠谋亲自主持开工，强调两岸集成电路（IC）产业应该共同发展，推动两岸经济互利合作。创办人张忠谋表示，台积电南京将发挥供应链与人才优势，会是大陆第一座能够在地量产16奈米制程的12寸晶圆厂。

近年来，大陆半导体市场成长快速，台积电在大陆的业务也强劲成长。为了就近服务客户，我们在南京成立设计服务中心，将台积电的“开放创新平台”生态系统导入大陆，协助大陆的IC设计公司，一起发展半导体产业、共同成长。

校园招募安排：

招募流程：网申—线上笔试/面试—录用通知—加入台积

网申网址：职位列表

职位	专业要求	学历	招聘人数
设备工程师	理工科专业	本科及以上	若干
制程工程师	材料、电子、化学、物理、光学等	硕士及以上	若干
制程整合工程师	微电子、电子科学与技术、物理、材料等	硕士及以上	若干
良率精进工程师	微电子、电子科学与技术、物理、材料等	硕士及以上	若干
SRAM design engineer	微电子、电子科学与技术、计算机科学等	硕士及以上	若干
Layout engineer	微电子、电子科学与技术、计算机科学等	本科及以上	若干
DRC/LVS development engineer	材料、物理、电子科学与技术、计算机科学等	硕士及以上	若干
IC Frontend design engineer	微电子、电子科学与技术、计算机科学等	硕士及以上	若干
IC Physical design engineer	微电子、电子科学与技术、计算机科学等	硕士及以上	若干
IC Methodology engineer	微电子、电子科学与技术、计算机科学等	硕士及以上	若干
IC CAD engineer	微电子、电子科学与技术、计算机科学等	硕士及以上	若干
IT资讯技术工程师	计算机科学与技术、计算机信息管理、软件工程等	本科及以上	若干
CIM工程师	计算机科学与技术、计算机信息管理、软件工程等	本科及以上	若干
制造课长	工业工程、制造、工业管理、信息系统、机械与自动化工程	本科及以上	若干
质量与可靠性工程师	微电子、材料、电子、物理等理工科专业	硕士及以上	2
产品工程师	微电子、信息、通信、电子科学、材料物理、材料科学与工程	硕士及以上	3

 

详情请参阅附件-职位

 

晶彩台积：对台积人而言，生活的丰富和专业的成就同等重要；从食医住行的满足到精神层面的提升，台积人在台积获得充分的照顾。

这里拥有：

完善的保险制度：我们除依法为员工缴纳五险一金外，更为员工规划了团体商业保险福利，以增加员工整体之保障。

弹性的假期制度:台积电提供优于劳动法的特别休假制度,员工到职满三个月即可享有,加上弹性的休假制度，方便员工于一年中排定假期。我们并依法给予各种假别，当同仁有请假需求时，能够更无后顾之忧。

贴心的工作环境：我们体贴并照顾同仁的工作及生活所需，在医、食、住、行、乐领域提供全方位的服务与设施，使同仁能轻松兼顾工作与生活。

这里更有：

完善的餐饮及健身设施，贴心关怀的驻厂门诊、按摩及全天候的护理协助，免费年度健康检查服务，温馨舒适、设施完善的宿舍，多条线路的交通班车贯通供员工免费搭乘，环保典范的工作环境是台积人享有的安心福利。

 

申请职位

1.设备工程师

最基础的，通常也是最重要的

机台是工厂稳定运作的基础。

我们在生产在线，负责高端精密、高单价半导体设备的维护、保养并判断、解决机台发生的问题。如此可减少机台当机的时间与提升机台可运转的时间，进而降低生产成本并提升公司的获利能力。

在这个领域发光发热，要具备：

沟通能力/团队合作精神/创新的问题解决能力

欢迎具有机械制造及自动化，机电一体化等理工科相关领域知识的本科含以上优秀应征者加入我们。

 

2.制程工程师

将一流的芯片极致工艺推上世界的舞台

我们在第一线负责芯片制造过程，改善机台制程参数的设定，提升良率并让机台每单位时间产出增加，也降低生产成本。

半导体制程可大致分为四大模块，大致流程顺序为薄膜沉积、黄光微影制程、湿式与干式蚀刻、热制程与离子掺杂（扩散）。

在这个领域发光发热，要具备：

团队合作能力/逻辑思考能力/问题解决能力

欢迎具有材料、电子、化学、物理、光学等相关领域知识的硕士含以上优秀应征者加入我们。

 

3.制程整合工程师

职责范围：

1、确保芯片的质量、持续提升良率，提供给客户具有竞争力且高质量的芯片，让电子产品不但先进且效能稳定；

2、制程整合工程师为半导体制造中的重要协调者，需要与客户沟通了解客制化的芯片应用需求，再将讯息带回厂内，与各工程单位合作，提升产品的良率与质量；

3、良率精进工程师监控芯片的良率与缺陷，使用量测机台监测芯片的缺陷，找出可能的问题，再与制程解决问题。

 

职位要求：

1、微电子、电子科学与技术、物理、材料等相关领域知识的硕士含以上优秀应届毕业生；

2、有较好的半导体组件物理与电性知识/英文与沟通能力/领导与问题解决能力；

3、可将程序语言作为良率改善工具。

 

 

4.良率精进工程师

职责范围：

1. To be responsible for helping to drive leading edge process/device development/manufacture ability requirements, yield enhancement and defect reduction on advanced technology.

2. Identify and solve tool/process induce defect problems.

 

职位要求：

1. Minimum master degree in Electric Engineering, Physics, Materials science or other related background.

2. Exhibit good and open communication skills, be able to work within cross-functional teams.

 

设计工程师 （具体设计岗位如下）

5.1 SRAM design engineer（静态随机存储器设计工程师）

职责范围：

1. Develop SRAM/ROM compilers and customized macros.

2. Develop SRAM/ROM characterization flow and deliver design kits.

3. Develop Memory compiler tiling code.

 

职位要求：

1. Candidate must have a MS degree or above in Electrical or Computer Engineering

2. Knowledge on transistor level circuit design and layout design.

3. Experience in spice simulation or fast spice simulation.

4. Familiarity with Verilog and Synopsys .lib.

5. Ability in scripting language, such as Perl/Python/shell/tcl

5.2 Layout engineer（IP版图设计工程师）

职责范围：

1. Full layout design for standard cell/IO/SRAM IPs in advanced process nodes

2. Work on the physical verification (DRC/LVS/Antenna ...)

3. Work on test chip layout design and verification

4. Close cooperation with designers on PPA optimization

 

职位要求：

1. At least BS Degree of Microelectronics or Physics.
2. Excellent graduate or at least 1 years' related working experience
3. Familiar with layout design and verification tools (Virtuoso, Laker, Calibre)
4. Familiar with design rule and layout effect in advanced process.
5. Excellent skills of communication and teamwork are also expected.
6. Programming experience (Perl/tcl skill) will be a plus.
7. Experience in advanced process (n16 and beyond) will be a plus.

5.3 DRC/LVS development engineer (DRC/LVS开发工程师）

职责范围：

1. Work closely with process RD team to develop DRC/LVS for design readiness. 
2. Provide customer support to world-wide leading design house.
3. Initial more innovation to continue optimize development efficiency. 
4. Work closely with various departments (Physical design/integration/Device RD/Product/ESD) on their design requirements.
5. Work closely with EDA partner for tool qualification and methodology enhance.

 

职位要求：

1. Good knowledge of semiconductor FEOL/BEOL process and chip design concepts. Solid understanding of device physics, Layout design is a plus.
2. Knowledge of EDA partner (Mentor, Synopsys, Cadence, etc.) tools suite is a plus. Especially Laker /Virtuoso /Calibre.
3. Scripting and programming experience using several of the following: Perl, Python, C, C++, TCL, Skill.
4. Ability to work across teams to drive a solution, problem solver and self-motivated.
5. The ideal candidate will have experience in DRC/LVS development.
6. MS or above in EE, CS, Physics, Semiconductor materials, related fields.

5.4 IC Frontend design engineer（芯片前端设计工程师）

职责范围：

1. RTL synthesis, SDC/UPF verification, low power design implementation for advanced technology chips.
2. Design flow/methodology development and innovation for front-end design challenges.
3. Be responsible for RTL verification, synthesis, low power design, and STA/timing closure works for customer’s projects and internal system test chips.

 

职位要求：

1. MS or above in EE, CS related fields. Experience in Digital IC design flow (from Synthesis, DFT, MBIST, Formality, STA), RTL design, RTL verification is plus.
2. New graduate or 3+ years working experience.
3. Familiar with EE CAD tool such as Design compiler, DFT complier, MBIST, n-Lint, Verdi, Verilog tools/flows.
4. Familiar with tcl/Perl/Python program.

5.5 IC Physical design engineer（芯片物理设计工程师）

职责范围：

1. Physical implementation of advanced technology chips.
2. Design methodology development and innovation for advanced technology challenges.
3. Be responsible for 22/16/12/10/7/5nm chip implementation for customer’s projects or internal system test chips.

4. Be responsible for advanced node PPA benchmark, and solution development.

5. EDA tool new features enablement.

6. Customer onsite/offsite supports will be required on demand.

 

职位要求：

1. MS or above in EE, CS related fields. Experience in APR, physical verification, chip implementation, or CAD development is plus.
2. New graduate or 3+ years working experience in chip physical implementation.
3. Familiar with Synopsys/Cadence APR tools/flows.
4. Familiar with TCL/Perl/Python programming.
5. Experience with TSMC advanced technology is plus.
6. Proven record in production tape-outs is plus.

 

5.6 IC Methodology engineer（芯片设计方法论工程师）

职责范围：

1. Develop smart solutions for chip implementation, including frontend and physical design

2. Analyze big design data to figure out correlation among different implementation indexes.

3. Build machine learning based methodology to improve the design productivity, and chip PPA.

 

职位要求：

Minimum requirement:
1. MS degree or above in EE, CS, or related domains
2. Experienced in programming and algorithm development
3. Proactive learning and willing to take challenges

Recommended requirements (plus):

4. CS/EE w/ CAD major master or PhD degree

5. Experienced in EDA tool usages, IC design flow, VLSI design basics

6. Familiar with machine learning development (big plus), familiar with TCL programming

7. Participated in programming/ML/CAD competition

8. Strong paper publication records

 

5.7 IC CAD engineer（芯片计算机辅助设计工程师）

职责范围：

1. Plan the tool licensing/disk/machines requirements of all project teams, manage the request, monitor utilization, highlight risks.
2. Provide all design collateral and database related analysis, and management service.
3. Build and enhance the design flow infrastructure for tapeout and benchmark purpose.
4. Develop STA methodology and automation flow.
5. Develop infrastructure for big data generation, flow regression, and smart diagnosis solutions.

 

职位要求：

1. BS degree or above in EE, CS, software engineer.
2. Experience with EDA tools and licensing methods is plus
3. Experience with scripting languages, Perl, TCL, Python, C/C++.
4. Familiar with software engineering is plus.
5. Experience with data collection, analysis and reporting techniques.

6. SQL skills are plus.
7. Strong problem solver.
8. Strong communicator and team player.
9. Proactive and self-motivated is must.

 

6.制造课长

满足产品交期，让产品呈现于世人面前。

创造晶圆产出最大化，满足客户交期，为公司带来营收。

身为工厂的第一线管理者，需掌握生产流程，藉由良好且精准派工提升机台生产效率，带领技术员团队确保制造流程顺畅运行并达成每日的产能目标。

在这个领域发光发热，要具备：

工业工程、制造工程、资讯工程、商管统计知识

运用大数据分析、机器学习优化生产排程

领导力与沟通技巧，抗压能力需具备OM，IE或IT相关领域。

欢迎具有工业工程，制造，生产工程，工业管理，信息系统，机械与自动化工程等相关专业的本科含以上优秀应征者加入我们。

 

7.质量与可靠性工程师

质量与可靠性工程师在台积公司扮演十分重要的角色，除了须确保研发过程中的产品可靠性，协助晶圆厂提升效能，也需要处理并满足客户在质量方面的需求。一位优秀的质量与可靠性工程师将透过与各功能工程师密切的合作达到最佳的制程效率与质量，协助台积公司保持领先全球的龙头地位。

在这个领域发光发热，要具备：

沟通协调与团队合作能力对质量与可靠性工程师而言是十分重要的。另外，项目管理在达到客户需求与掌握时程上也是不可或缺的能力。

欢迎具有微电子，材料，电子，物理等理工科专业等硕士含以上优秀应征者加入我们。

 

资讯技术工程师

跨越过去，引进最新技术，重新定义未来。

我们促进公司运作的效能与效率，协助公司快速的稳定成长并实时响应客户的需求。

运用大数据、巨量数据、人工智能、机器学习等技术开发高附加价值的系统，导入最佳信息安全方法与技术，确保信息系统之正常运作与重要信息的保护。

在这个领域发光发热，要具备：

资讯工程、信息管理与程序语言知识/逻辑思考能力/问题解决能力 / 终身学习

欢迎具有计算机科学与技术、计算机信息管理、软件工程等相关领域知识的硕士含以上优秀应征者加入我们！

 

工程师

职责范围：

t Fab to maintain and deploy Intelligent Manufacturing Technology and Automation Systems.

2. Communicate with users to define requirements, design, implement, and deploy systems, and continuously improve them using software engineering methodology.

3. Quality Defense system management, KPI tracing and analysis, supporting users to improve manufacturing quality and efficiency.

 

职位要求：

1. Master degree or above and major in Industrial Engineering, Computer Science or Computer Engineering related fields.

2. Strong technical skills in at least one of the following fields: Database, JAVA, .NET., C#, Python, Optimization algorithm application, Statistics and math tools (MATLAB, R), and coding .

3. Familiar with fab manufacturing operation is a plus.

4. Good communication skill, highly stress resistance.

5. Willing to take challenges and co-work with others.

 

10.产品工程师

职责范围：

1. Responsible for the N12/N16 device characterization

2. Analysis of experimental data including WAT/Yield

 

职位要求：

1. MS or PhD degrees majoring in Electrical & Electronics Tech.  with semiconductor device physics knowledge

2. Proactive personality

3. Goal-oriented